[1]娄建安,李川涛,常小龙,等.时序逻辑电路在片进化设计与实现[J].郑州大学学报(工学版),2012,33(06):10-14.[doi:10.3969/j.issn.1671-6833.2012.06.003]
点击复制

时序逻辑电路在片进化设计与实现()
分享到：

《郑州大学学报(工学版)》[ISSN:1671-6833/CN:41-1339/T]

卷:
33卷
期数:
2012年06期
页码:
10-14
栏目:
出版日期:
2012-11-10

文章信息/Info

作者:
娄建安; 李川涛; 常小龙; 等.
军械工程学院 电气工程系,河北石家庄,050003, 军械工程学院静电与电磁防护研究所,河北石家庄,050003
关键词:
时序逻辑;  演化;  在片电路;  Microblaze
DOI:
10.3969/j.issn.1671-6833.2012.06.003
摘要:
针对EHW(Evolvable Hardware)技术在电子设计自动化、容错运行、自诊断、自适应和自修复等方面的特点,借鉴传统时序电路设计的方法,建立了适应于片内进化的时序电路演化模型和基于Xilinx FPGA Virtex-5 (XC5VLX110T)的Microblaze软核结构,并运行GA算法对本文设计的VRC进行配置、演化.进而,利用设计的时序电路演化模型成功演化了1001检波器以及二、四、八分频器等时序逻辑电路,验证了本模型的有效性、通用性,并深入分析了演化算法中的随机数种子对演化性能的影响,可为演化算法设计提供一定的参考.
更新日期/Last Update: 1900-01-01